마이크론, 20년 연구 끝에 차세대 4F² DRAM 개발 중단 선언
🇰🇷 한글 번역
마이크론, 20년간의 연구 끝에 차기 4F² DRAM 개발 중단 선언 — 회사 측은 해당 아키텍처가 의미 있는 집적도 이점을 제공하지 않으며 제조 복잡성과 비용을 증가시키고 근본적인 축소 한계를 지닌다고 설명
마이크론이 업계와 다른 길을 가는가?
4F² 메모리 셀을 채택한 DRAM은 기존 6F² 설계 대비 셀 면적을 33% 줄여 동일한 면적에 더 많은 메모리 셀을 구축할 수 있게 해주기 때문에 오랫동안 DRAM 업계의 성배 중 하나로 여겨져 왔다. 그러나 마이크론은 20여 년간 4F² 메모리 셀을 연구한 끝에, 해당 아키텍처가 의미 있는 집적도 이점을 제공하지 않으며 제조 복잡성과 비용을 증가시키고 근본적인 축소 한계를 지닌다는 결론에 도달했다. 이는 마이크론의 향후 계획에 중대한 영향을 미친다.
수요일 회사 행사에서 마이크론의 사장 겸 최고기술책임자(CTO) 및 제품 책임자 스콧 드보어는 "마이크론이 4F² DRAM을 발명했다"며 "4F² DRAM을 통한 경로는 항상 옵션으로 존재해 왔으며, 지난 20년 동안 우리는 이를 평가해 왔으나 증가하는 복잡성과 비용으로 인해 추구하지 않았다"고 밝혔다.
흥미롭게도 삼성전자와 SK하이닉스는 여전히 로드맵에 4F² 메모리 셀을 포함하고 있다(테크인사이트 보도). 따라서 마이크론의 기술 거부는 동사를 독특한 궤도에 올린다. 몇 년 전, 마이크론은 경쟁사들과 달리 제조 공정에 EUV 리소그래피 통합을 지연시켰음에도 불구하고 비용과 성능 측면에서 모두 경쟁력을 유지했다. 따라서 4F² 메모리 셀을 건너뛰는 것은 완전히 놀라운 일은 아니다.
4F²는 마이크론 DRAM의 미래가 아니다
4F² DRAM의 주요 매력은 이론적으로 더 작은 메모리 셀이다. 4F²라는 명칭은 최소 리소그래피 특징 크기(F)의 제곱의 네 배에 해당하는 셀 면적을 의미하며, 이는 기존 DRAM의 6F²(6배 F²)와 대비된다.
동일한 특징 치수에서 4F² 셀은 6F² 셀보다 약 33% 적은 면적을 차지하며, 이는 이론적으로 웨이퍼당 메모리 셀 수를 50% 증가시킬 수 있다. 이러한 개선은 특징 치수의 동등한 축소 없이도 비트당 제조 비용을 줄이고 장치당 메모리 용량을 증가시킬 수 있다. 그러나 이러한 이점을 실현하려면 DRAM 제조사는 적합한 트랜지스터 아키텍처와 충분히 컴팩트한 커패시터 배치를 개발해야 한다. 이는 결코 쉬운 일이 아니다.
마이크론의 CTO는 4F² DRAM의 이론적 이점이 반드시 실제 더 높은 메모리 집적도로 이어지지 않는다고 말한다. 드보어는 DRAM 커패시터의 치수와 피치가 DRAM 트랜지스터의 명목상 면적보다 웨이퍼에 몇 개의 메모리 셀을 수용할 수 있는지 ultimately 결정한다고 설명했다. 4F²와 6F² 트랜지스터 구조 모두 커패시터 아래에 배치되어야 하므로, 트랜지스터 면적만 줄인다고 해서 전체 셀 크기가 그에 비례하여 감소하는 것이 보장되지 않는다. 트랜지스터에는 커패시터가 필요하기 때문이다. 또한 마이크론은 4F²가 충분한 이점을 제공하지 않으면서도 비용을 증가시키는 추가적인 제조 단계와 복잡성을 도입한다고 믿는다.
“커패시터 피치, 커패시터 크기 및 치수를 이해하는 것이 중요합니다. DRAM 비트 밀도를 결정하는 것은 6F², 4F², 8F² 중 어느 것인지가 아니라 커패시터 피치입니다. 지난 수십 년간 이 기술을 조사해 온 결과, 4F²가 6F² 대비 실제로 어떤 이점을 제공하는 것이라는 주장은 다소 신화에 가깝다는 것을 알 수 있습니다. DRAM을 정의하는 것은 커패시터 피치입니다. 셀과 그 기반이 되는 트랜지스터를 다양한 방식으로 제작할 수 있지만, 결국에는 커패시터 피치 아래에 맞춰져야 하며, 이것이 DRAM 셀 크기를 결정합니다. 따라서 6F²와 4F²를 논할 때 일부는 그저 속임수에 불과합니다.”
토ม 하드의웨어의 최고의 뉴스와 심층 리뷰를 이메일로 받아보세요.
4F² 메모리 셀은 새로운 공정 기술을 억제할 수 있다
마이크론은 4F² DRAM 셀 아키텍처를 채택하는 대신 기존의 6F² DRAM을 계속 축소해 나가기로 계획했습니다. 회사는 근본적으로 다른 트랜지스터 아키텍처를 도입하지 않더라도 커패시터 피치를 줄이고 공정 기술을 축소함으로써 비트 밀도를 높일 수 있다고 믿고 있습니다.
회사의 주장에 따르면, 첨단 리소그래피, 신소재 및 웨이퍼 본딩 기술은 마이크론이 평면 DRAM의 축소 경로를 여러 세대 더 연장할 수 있게 해줄 것입니다. 예를 들어, 2027년 하반기에 양산에 들어갈 예정인 차기 1δ 공정 기술은 전작 대비 비트 밀도를 중위권 20% 향상시킬 것으로 기대됩니다. 마이크론은 또한 향후 DRAM 세대를 위해 하이-NA EUV 리소그래피를 채택할 계획입니다.
흥미롭게도, 디보어는 4F² DRAM이 기술적으로 가능하며 마이크론 자체가 해당 아키텍처를 기반으로 실험용 장치를 제조한 사실을 완전히 인정합니다. 그러나 특징 치수가 축소됨에 따라 제조 복잡성과 비용이 점점 더 문제가 되기 때문에, 마이크론은 본질적으로 4F²를 채택하거나 더 정교한 공정 기술을 사용할 수 있다고 주장합니다. 이는 아마도 중국 기반의 CXMT가 최근 4F²를 칭찬한 이유를 시사하는 것일 수 있습니다. 디보어는 관련된 구체적인 물리적 한계를 특정하지는 않았지만, 4F²는 특정 지점 이후에는 지속 가능한 축소 경로가 없다고 밝혔습니다. 이는 마이크론이 결국 또 다른 주요 전환을 필요로 할 중간 아키텍처를 도입하는 데 큰 가치가 없다고 보고 있음을 시사합니다.
“축소 경로를 살펴보면 몇 단계 뒤로 돌아가면 4F²를 확실히 만들 수 있습니다. 의심의 여지가 없습니다,”라고 디보어는 지적했습니다. “그것은 더 복잡하고, 더 고도화되어 있으며, 더 비용이 많이 들지만, 그렇게 할 수 있습니다. 우리가 오늘날 우리가 있는 위치를 넘어 4F²를 축소하는 것을 살펴보면, 그것은 물리학입니다. 4F² 축소에 근본적인 문제가 있으며, 이는 결국 4F² 대신 3D DRAM이 등장하게 될 것입니다.”
3D DRAM이 미래이다
사실, 마이크론의 장기적인 선호 해결책은 3D DRAM입니다. 이는 메모리 셀의 가로 치수 감소에만 의존하는 대신 메모리 셀을 수직으로 적층하여 메모리 밀도를 높이는 방식입니다. 회사는 여러 차세대 평면 DRAM 공정 기술을 개발하는 것과 병행하여 이미 여러 세대의 3D DRAM 생산 노드를 개발 중입니다(3D NAND 노드는 평면 공정에 개발된 근본적인 혁신에 의존할 것이기 때문에 이는 놀라운 일이 아닙니다). 다만, 새로운 아키텍처가 상업적 생산에 진입할 시기는 공개하지 않았습니다. 디보어는 마이크론이 3D DRAM이 적절한 밀도, 제조 복잡성 및 비용의 조합을 제공할 때 전환을 진행할 것이라고 밝혔습니다.
삼성전자와 SK하이닉스 모두 로드맵에 4F² DRAM 제품을 보유하고 있지만, 마이크론은 DRAM 셀의 명목 면적을 줄이는 것이 제조 경제성을 개선한다는 가정은 잘못되었으며, 6F² 스케일링을 연장하고 궁극적으로 3D DRAM을 채택하는 것이 더 나은 장기 전략이라고 믿고 있다.
최신 뉴스, 분석 및 리뷰를 피드에서 받아보려면 Tom's Hardware의 Google 뉴스를 팔로우하거나 우리를 선호하는 소스로 추가하십시오.
안톤 실로프는 Tom’s Hardware의 기고 작가입니다. 지난 몇십 년 동안 그는 CPU와 GPU부터 슈퍼컴퓨터에 이르기까지, 그리고 최신 공정 기술과 파브리케이션 도구부터 하이테크 산업 동향에 이르기까지 다양한 주제를 다루어 왔습니다.
📄 원문 (English)
Micron pulls the plug on future 4F² DRAM after two decades of research in dramatic shift — company says architecture offers no meaningful density advantages, increases manufacturing complexity and costs, and has fundamental scaling limitations
Micron goes against the industry?
DRAM featuring 4F² memory cells has long been considered one of the holy grails of the DRAM industry, as they promise to reduce cell area by 33% compared with conventional 6F² designs and therefore enable building DRAMs with more memory cells in the same area. However, after working on 4F² memory cells for a couple of decades, Micron has concluded that the architecture offers no meaningful density advantages, increases manufacturing complexity and costs, and has fundamental scaling limitations. This has a dramatic impact on Micron's future plans.
"Micron invented 4F² DRAM," said Scott DeBoer, president and chief technology and products officer at Micron, during the company's event on Wednesday. "The path with 4F² DRAM is always been an option through time, and we have evaluated it and not pursued it due to increased complexity and cost through this past two-decade period of time."
Interestingly, both Samsung and SK hynix still have 4F² memory cells in their roadmaps (according to TechInsights), so Micron's rejection of the technology puts the company on a unique trajectory. Several years ago, the company delayed integration of EUV lithography into its manufacturing flow, contrary to what its rivals did, and still managed to retain competitive positions both in terms of costs and in terms of performance. Therefore, skipping 4F² memory cells is not completely surprising.
4F² is not the future of Micron's DRAM
The main attraction of 4F² DRAM is its theoretically smaller memory cell. The 4F² naming refers to a cell area equivalent to four times the square of the minimum lithographic feature size (F), compared with six times F² for conventional DRAM.
At identical feature dimensions, a 4F² cell occupies approximately 33% less area than a 6F² cell, which could theoretically increase the number of memory cells per wafer by 50%. Such an improvement would reduce manufacturing costs per bit and increase per-device memory capacity even without an equivalent reduction in feature dimensions. However, to make these advantages possible, DRAM makers must develop a suitable transistor architecture and a sufficiently compact capacitor arrangement. This is not easy at all.
The CTO of Micron says that the theoretical advantages of 4F² DRAM do not necessarily translate into higher memory density in practice. DeBoer explained that dimensions and pitch of DRAM capacitors, rather than the nominal area of DRAM transistors, ultimately determine how many memory cells can fit on a wafer. Both 4F² and 6F² transistor structures must fit beneath the capacitors, which means that reducing transistor area alone does not guarantee a corresponding reduction in overall cell size because transistors need a capacitor. Furthermore, Micron believes that 4F² introduces additional manufacturing steps and complexity that increase costs without delivering sufficient benefits.
"It is important to understand the capacitor pitch, the capacitor size, and dimensions, is what sets the DRAM bit density, not whether it is 6F², 4F², 8F²," DeBoer said. "From our investigation of this technology over the past couple of decades, it is a bit of a myth that 4F² actually provides anything versus 6F². It is capacitor pitch that defines the DRAM. You can build the cells, the transistors underlying them in different ways, but they still have to fit under the capacitor pitch, which sets the DRAM [cell size]. So, some of that is just smoke and mirrors in terms of talking about 6F² versus 4F²."
Get Tom's Hardware's best news and in-depth reviews, straight to your inbox.
4F² memory cells may curb new process technologies
Instead of adopting the 4F² DRAM cell architecture, Micron plans to continue scaling conventional 6F² DRAM. The company believes it can increase bit density by reducing capacitor pitch and shrinking process technologies even without introducing a fundamentally different transistor architecture.
Advanced lithography, new materials, and wafer bonding should allow Micron to extend planar DRAM scaling for several more generations, according to the company. For example, its upcoming 1δ process technology, scheduled to enter volume production in the second half of 2027, promises a mid-20% improvement in bit density compared with its predecessor. Micron also plans to adopt High-NA EUV lithography for future DRAM generations.
Interestingly, DeBoer fully acknowledges that 4F² DRAM is technically feasible and that Micron itself has manufactured experimental devices based on the architecture. However, its manufacturing complexity and costs become increasingly problematic as feature dimensions shrink, so essentially Micron claims that it can either adopt 4F² or use more sophisticated process technologies, a claim that perhaps implies why China-based CXMT recently praised 4F². Although DeBoer did not identify any specific physical limitations involved, he stated that 4F² has no sustainable scaling path beyond a certain point. This suggests that Micron sees little value in introducing an intermediate architecture that would eventually require another major transition.
"When you look at a scaling path, you can go back a few nodes and absolutely, 4F² can be built back a few nodes, no question about it," DeBoer noted. "It is more complicated, it is more complex, it is more costly, but you can do that. When we look at scaling 4F² beyond where we are sitting today, there it is; it is physics. There are fundamental problems with 4F² scaling that ultimately will lead to 3D DRAM coming in instead of 4F²."
3D DRAM is the future
Indeed, Micron's preferred long-term solution is 3D DRAM, which would increase memory density by stacking memory cells vertically rather than relying exclusively on reductions in their lateral dimensions. Alongside development of multiple next-generation planar DRAM process technologies, the company is already developing multiple generations of 3D DRAM production nodes (which is not surprising, as 3D NAND nodes will rely on fundamental innovations developed for planar processes), although it has not disclosed when the new architecture will enter commercial production. DeBoer indicated that Micron will make the transition when 3D DRAM offers the right combination of density, manufacturing complexity, and cost.
Although both Samsung and SK hynix have 4F² DRAM products in their roadmaps, Micron believes that the assumption that reducing the nominal footprint of DRAM cells improves manufacturing economics is wrong and that extending 6F² scaling and eventually adopting 3D DRAM offers a better long-term strategy.
Follow Tom's Hardware on Google News, or add us as a preferred source, to get our latest news, analysis, & reviews in your feeds.
Anton Shilov is a contributing writer at Tom’s Hardware. Over the past couple of decades, he has covered everything from CPUs and GPUs to supercomputers and from modern process technologies and latest fab tools to high-tech industry trends.
▶ 칩 라이브 24 홈으로 — chiplive24.com