엔비디아, 2028년 하반기 인텔 파운드리 사업 수주 및 Foveros 기술 활용 가능성…애널리스트 분석
🇰🇷 한글 번역
한국 GF증권의 보도에 따르면, AI 칩 거인 엔비디아(NVIDIA Corporation)가 일부 백엔드 용도에 인텔의 포베로스(Foveros) 칩 기술을 다시 사용할 것으로 예상된다고 한다. 대만의 디지털타임즈(DigiTimes)가 해당 기업이 인텔의 차세대 칩 제조 공정 기술을 의존할 것이라고 보도한 이후, 엔비디아는 1월 인텔의 14A 기술을 사용할 것이라는 첫 보도를 받았다. 글로벌 AI 경쟁이 제조 능력을 압박하는 가운데, 인텔 포베로스 기술에 대한 엔비디아의 의존도는 TSMC가 패키징 기술에 대한 일부 부담을 덜 수 있도록 할 것이다.
분석가 보고서: 엔비디아, 백엔드 수요를 위해 인텔 포베로스 의존 예상
고급 AI GPU 제조에서 생산은 일반적으로 두 개의 라인, 즉 프론트엔드와 백엔드로 나뉜다. 전자는 제품의 연산 능력과 직접적으로 관련된 부분을 정의하는 반면, 후자인 백엔드는 메인 칩이 제조된 후에 발생하는 공정을 의미한다. 이는 웨이퍼에서 잘려진 칩을 데이터센터에서 사용할 수 있도록 최종 제품에 패키징하는 등 생산 공정의 단계를 포함한다.
이와 관련하여 인텔은 고급 프론트엔드 칩 제조 기술을 계약 제조업체로 확립하는 측면에서 TSMC에 아직 뒤처지고 있지만, 백엔드 기술 제공업체로 자신을 포지셔닝했다. 인텔의 현재 백엔드, 즉 패키징 기술인 EMIB와 EMIB-T는 이미 구글의 TPU AI 칩에 대한 관심을 확보한 것으로 여러 번 보도된 바 있다.
올초 구글이 패키징 요구사항을 위해 인텔의 EMIB-T 기술을 의존한다는 보도가 나온 후, 한국 GF증권의 분석가 제프 푸(Jeff Pu)의 또 다른 보고서는 엔비디아가 AI 제품에 대해 해당 기업의 서비스를 사용할 수도 있다고 주장했다.
이 보고서는 1월에 등장해 엔비디아가 페인먼(Feynman) GPU 제품에 인텔의 18A 또는 14A 제조 공정 기술 노드를 사용할 수 있다고 주장했던 이전 보고서를 따르는 것이다. 해당 보고서는 칩의 메인 GPU 다이(TSMC의 고급 공정을 의존)는 제외하고, 비핵심 IP와 관련된 부분에서 인텔이 고려될 수 있다고 설명했다.
오늘 분석가 푸의 보고서는 1월 보고서를 어느 정도 뒷받침하는 것 외에는 많은 세부 사항을 공유하지 않는다. 푸에 따르면, 인텔의 14A 칩 제조 기술이 2028년 하반기에 생산에 들어갈 예정이므로, 엔비디아는 인텔의 포베로스 칩 패키징 기술을 사용하여 같은 시기에 고려될 수 있다.
인텔의 포베로스는 EMIB-T 기술에 비해 주요 업그레이드이다. 포베로스는 EMIB가 칩셋을 수평으로 나란히 배치하는 것과 달리, 컴퓨팅 타일이나 칩셋을 베이스 다이 위에 능동적으로 적층하는 '진정한' 3D 적층 기술이다. 이 접근 방식은 칩 패키지의 전체 수평 패키지 면적을 줄일 뿐만 아니라, 수평 적층 덕분에 전력 효율성과 데이터 속도를 향상시킬 수 있다.
더 많은 뉴스 커버리지를 피드에서 받아보려면 Wccftech의 구글을 팔로우하세요.
📄 원문 (English)
AI chip giant NVIDIA Corporation is once again tipped to use Intel's Foveros chip technology for some of its backend uses, according to a report from Korea's GF Securities. NVIDIA was first tipped to use the 14A technology in January, after a report from the Taiwanese publication DigiTimes suggested that the firm would rely on Intel's next-generation chip manufacturing process technology. NVIDIA's reliance on Intel Foveros technology should also enable TSMC to relieve some pressure on its packaging technology as the global AI rush strains manufacturing capacity.
NVIDIA Tipped To Rely On Intel Foveros For Its Backend Needs, Says Analyst
In advanced AI GPU fabrication, the production is typically divided across two lines. These are the frontend and the backend, with the former defining the portion of the product directly concerned with the computing capability. The latter term, or the backend, refers to the processes that occur after the main chip has been manufactured. It concerns the stages of the production process, such as packaging the chip cut from the wafer into the final product, ready for use in a data center.
On this front, while Intel is still catching up with TSMC when it comes to establishing itself as a contract manufacturer for advanced front-end chip manufacturing technologies, the firm has positioned itself as a provider of backend technologies. Its current backend, or packaging, technologies are the EMIB and EMIB-T, which have been tipped multiple times to have secured Google's interest for the TPU AI chips.
After reports of Google relying on Intel's EMIB-T technology for its packaging requirements surfaced earlier this year, another report from analyst Jeff Pu at South Korea's GF Securities claims that NVIDIA might also use the firm's services for its AI products.
The report follows an earlier one that surfaced in January and claimed that NVIDIA might use Intel's 18A or 14A manufacturing process technology nodes for its Feynman GPU products. It outlined that while the chip's main GPU die would rely on TSMC's advanced processes, Intel might factor in the equation when it came to the non-core IP.
Today's report, from analyst Pu, doesn't share many details except for somewhat corroborating the January report. According to Pu, with Intel's 14A chip manufacturing technology slated to enter production in the second half of 2028, NVIDIA might factor into the equation in the same time period through using Intel's Foveros chip packaging technology.
Intel's Foveros marks a major upgrade over the EMIB-T technology through being a 'true' 3D stacking technology. In Foveros, computing tiles or chipsets are actively stacked on top of a base die, compared to EMIB, which also relies on placing them horizontally next to each other. The approach reduces a chip package's overall horizontal package footprint and also enables improved power efficiency and data speeds courtesy of the horizontal stacking.
Follow Wccftech on Google to get more of our news coverage in your feeds.
▶ 칩 라이브 24 홈으로 — chiplive24.com