에이전틱 AI가 RTL 파형 분석 및 디버깅 자동화 (컬럼비아대, 구글)
🇰🇷 한글 번역
컬럼비아 대학교, 구글 딥마인드, 그리고 구글의 연구진은 “칩 설계 검증용 에이전트 시스템을 위한 EDA 인프라 재고찰: 과거로 돌아가기(Back to the Future)”라는 제목의 기술 논문을 발표했다.
요약
“현대 인공지능의 전례 없는 계산 규모는 복잡하고 수십억 개의 트랜지스터를 탑재한 시스템 온 칩(SoC)에 의존하지만, 이러한 칩을 검증하는 워크플로는 여전히 고집스럽게 수동으로 이루어지고 있다. 대규모 언어 모델(LLM)이 전자 설계 자동화(EDA) 분야에 빠르게 진입하고 있지만, 기존 연구의 약 74.6%가 정적 레지스터 전달 수준(RTL) 코드 생성을 대상으로 하여, 시뮬레이션 후 검증 및 대화형 파형 디버깅은 대부분 손이 닿지 않은 상태로 남아 있다. 우리는 이러한 인프라적 격차를 해소하는 엔드투엔드 에이전트 프레임워크인 ‘Back-to-the-Future(BTTF)’를 소개한다. BTTF는 방대하고 비정형화된 시뮬레이션 덤프를 정규화된 관계형 SQLite 데이터베이스로 압축하고, 이를 자연어 검증 쿼리를 스키마 인식 SQL로 변환하며 버전 관리된 RTL 저장소와 신호 이상을 상관관계 분석하는 협력형 멀티 에이전트 오케스트레이션 엔진과 결합한다. 150개 쿼리로 구성된 벤치마크에서 BTTF는 95.33%의 실행 정확도를 달성하며, 자율적 EDA 검증으로 향하는 실용적인 길을 제시한다.”
기술 논문은 여기서 찾을 수 있다. 2026년 10월.
Yang, Je, Ivan Lobov, 그리고 Thomas Karpati. “Back to the Future: Rethinking EDA Infrastructure for Agentic Systems in Chip Design Verification.” arXiv 사전 인쇄 arXiv:2610.06790 (2026).
📄 원문 (English)
Researchers at Columbia University, Google DeepMind, and Google published a technical paper titled “Back to the Future: Rethinking EDA Infrastructure for Agentic Systems in Chip Design Verification.”
Abstract
“The unprecedented computational scale of modern artificial intelligence depends on complex, multi-billion-transistor Systems-on-Chip, yet the workflows that verify these chips remain stubbornly manual. Although Large Language Models (LLMs) have made rapid inroads into Electronic Design Automation (EDA), approximately 74.6% of existing studies target static Register-Transfer Level (RTL) code generation, leaving post-simulation verification and interactive waveform debugging largely untouched. We introduce Back-to-the-Future (BTTF), an end-to-end agentic framework that closes this infrastructural gap. BTTF distills massive, unstructured simulation dumps into a normalized relational SQLite database and couples it with a collaborative multi-agent orchestration engine that translates natural-language verification queries into schema-aware SQL while correlating signal anomalies with versioned RTL repositories. Across a 150-query benchmark, BTTF attains 95.33% execution accuracy, charting a practical path toward autonomous EDA verification.”
Find the technical paper here. October 2026.
Yang, Je, Ivan Lobov, and Thomas Karpati. “Back to the Future: Rethinking EDA Infrastructure for Agentic Systems in Chip Design Verification.” arXiv preprint arXiv:2610.06790 (2026).
▶ 칩 라이브 24 홈으로 — chiplive24.com