물리 AI를 위한 데이터 이동 확장
🇰🇷 한글 번역
홈 >
시스템 및 설계 >
물리 AI를 위한 데이터 이동 확장
일률적인 해결책은 없다.
2026년 10월 21일 -
저자: 에드 스펠링
물리 AI는 칩 엔지니어들에게 수많은 새로운 과제를 제시한다. 이러한 시스템은 실시간 데이터 스트림을 처리하고, 이를 분석하며, 결정을 내리고, 유용하게 사용될 수 있을 만큼 충분히 긴 시간 동안 배터리로 작동해야 하는 컴퓨팅 요소들의 혼합체를 포함한다. 여기서 핵심은 어떤 데이터를 어디에서 처리할지 결정하고, 데이터 이동을 최소화하는 방법이다. 아테리스(Arteris)의 제품 관리 및 마케팅 디렉터인 애슐리 스티븐스는 데이터 이동이 이러한 시스템에서 중요한 역할을 하는 이유, 코히어런트 인터커넥트(coherent interconnects)가 CPU에 더 적합하고 비코히어런트 인터커넥트(non-coherent interconnects)가 AI 가속화에 더 적합한 이유, 그리고 앞으로 엔지니어들이 직면하게 될 다른 과제들에 대해 설명한다.
- 에이전트 AI가 이종 칩 및 인터커넥트 아키텍처 탐색 (애거넌, 일리노이 대학교 어배너-섐페인) 2026년 10월 19일 기술 논문 링크
- 나노전자기계식 스위치가 더 효율적인 임베디드 DRAM 타겟 (UC 버클리, 삼성, 인텔) 2026년 10월 18일 기술 논문 링크
- 이종 2.5D/3D-IC 패키지를 위한 구성 가능한 열 해석기 (Cadence, 노트르담 대학교) 2026년 10월 18일 기술 논문 링크
- 열 사이드 채널이 자율주행차에 새로운 보안 위험을 초래 (미주리 공과대학교) 2026년 10월 18일 기술 논문 링크
- HBM 전력 소비 특성화 (ETH 취리히, 뉴욕 대학교) 2026년 10월 14일 기술 논문 링크
AI 에이전트를 사용하여 10배의 생산성 향상을 달성하는 방법.
에드 스펠링
AI 워크로드는 자동차 센서에 더 큰 부담을 주고 있으며, 이는 엔지니어들이 안전 중요 시스템의 신뢰성을 얼마나 오래 유지할 수 있을지 재고하도록 강요하고 있다.
AI 및 그 지원 기술에 대한 자금이 풍부함; 스타트업 80곳이 60억 달러 이상 조달.
저스틴 올런
DAC의 주요 화제; CHIPS 법안 자금; 중국의 임머전 DUV; UMC 확장; SIA의 산업 현황; DRAM 부족; 실적; PCB 설계 자격증 프로그램; IBM의 양자 우위; AI 보안 동맹; 외국인 로봇 금지.
에디터스 스태프
한국, AI에 올인; 새로운 드레스덴 파워 파브; 인텔 확장; GM, 메모리 공급 확보; AI 전력 관리 자금 지원; 성숙 공정 파운드리 용량; 300mm 파브 장비; 맥킨지의 전략적 IC 공급망 지도; 보안 위협; AI 번아웃.
온세미, 시냅틱스 인수; IBM의 7Å 칩, SRAM 면적 40% 증가; 1nm MoS2 나노튜브; AI 압력 지점; 메모리 업데이트; 2.5억 달러 CHIPS 법안 보조금; 영업비밀 도난; 새로운 고급 패키징 사이트; MEMS 용량; 휴머노이드; 실적.
2D 터널 FET; 메모리 내 광 컴퓨팅; 인도의 134억 달러 Semicon 2.0; SEMICON 대만; PCIe 6/7 테스트; 미디어텍 거래; 300mm 실리콘 포토닉스; InP 확장; 희토류 재활용을 위한 7,500만 달러 지원; GF PDKs; 게인 셀 RAM; 엣지 AI 개발자 도구; 이종 HBM; SDV 내 안전한 AI.
AI 클러스터가 랙 규모 한계를 넘어섬에 따라, 광 인터커넥트와 회로 스위칭은 데이터 센터의 확장 방식을 재편하고 있다.
바이런 모이어
-
스폰서
-
뉴스레터 구독
2.5D
5G
고급 패키징
AI
AMD
ANSYS
애플
애플드 머티리얼스
ARM
아테리스
자동차
비즈니스
Cadence
칩렛
DRAM
EDA
EUV
글로벌파운드리
구글
IBM
imec
인피니온
인텔
IoT
IP
Keysight
램 리서치
머신러닝
메모리
Mentor
Mentor Graphics
MIT
엔비디아
NXP
퀄컴
람버스
삼성
보안
SEMI
Siemens
Siemens EDA
Synopsys
테스트
TSMC
검증
- Eddie Huang의 자동차용 DFT에 대한 견해
- RISHI BHOOSHAN의 칩렛 및 포토닉스를 위한 저온 납의 갑작스러운 중요성
(이 부분 번역 실패)
- Bump의 공평면성 및 불일치가 수율과 신뢰성 문제를 유발하는 이유에 대한 Fieke Khan의 견해
- Raj의 반도체 산업 주간 리뷰
- Guy van der Walt - Thermco의 칩렛과 3D-IC가 새로운 전기적 및 기계적 과제를 추가한다는 견해
- Stephen W의 엔지니어를 위한 칩렛 기초: 전자책
- ShrdMem256의 검증의 역설
- Brendan McGuire의 웨이퍼 프로빙이 다이 집적체에 적응하기 위해 고군분투하는 이유
- NobodyTestedThis의 검증의 역설
- Fiber Techs San Francisco의 칩 제조에서의 에이전틱 AI
- SF Fiber Techs의 산화물이 선단 메모리에 낮은 누설 전류 트랜지스터를 가져온다는 내용
- humic의 NPU 설계에서 중요한 트레이드오프 해결
- Dr. Dev Gupta의 데이터 센터에서 액체 냉각의 부상
- Mikko Utriainen, Chipmetrics의 계측 기술이 차세대 3D NAND 생산을 위해 심층 분석
- Raymond Doerr의 3D 통합을 위한 하이브리드 본딩 애플리케이션에서 SiCN 필름을 사용한 웨이퍼 본딩 메커니즘
- Hoyong Lee의 칩렛 대 소프트 IP: 거의 모든 면에서 다름
- Nano Banana AI의 블로그 리뷰: 12월 17일
- JS Paek의 3D-IC의 열 관리: 핫스팟 모델링, 소재 및 냉각 전략
- Larry K의 칩렛 대 소프트 IP: 거의 모든 면에서 다름
- Seceon.Inc의 탄력적이고 최적화된 생성형 AI 시스템
- Linda Christensen의 IC 제조에서의 개방형 및 확장된 데이터 공유를 통한 AI (NIST)
- komputer의 IC 제조에서의 개방형 및 확장된 데이터 공유를 통한 AI (NIST)
- Sree의 열의 함정: 유전체가 장치 성능을 제한하는 방법
- David Muncier의 중국 생성형 AI: 누가 공백을 메울 것인가?
- acp의 하드 디스크 드라이브에 여전히 미래가 있는가?
- Carlos Borer의 레거시 공정 노드의 강세
- Raj Sodhi의 AI와 장치 모델링: 머신러닝을 통한 컴팩트 모델링의 변혁
- Jaynarayan Tudu의 반도체 테스트가 AI 시대에 직면한 기술적 변화
- Mihai Buta의 에지 AI에서 메모리 내 연산이 중요한 이유
- Silver Luis의 SRAM PUF 기술의 경쟁 우위
- Gretchen Patti의 고급 패키징: 차세대 전자기기의 핵심 기술
- Ev roach의 AI 버블인가 붐인가?
- Kathleen Murphy-Weber의 반도체 산업 주간 리뷰
- Raz의 다다이 검증
- Paul C의 몰리브덴을 통한 메모지 확장
- JWS의 몰리브덴을 통한 메모리 확장
- Klein miller의 모든 것에 전기를 공급하다: 전력이 IC로 이동
- Rise Design Automation 팀의 반도체 교란은 어떤 모습인가?
- masa mizuno의 물리적 한계가 인터포저 선 길이를 제한
- Lou Covey의 반도체 교란은 어떤 모습인가?
- Ricardo Shiroma의 에지에서 복잡한 프로세서 혼합
- Cor의 글래스 서브스트레이트의 부상
- Daya Young의 6G를 위해 새로운 안테나와 고급 IC 필요
- Subramanian Srikanteswara Iyer의 한계에서의 제조
- Doug La Tulipe의 데이터 센터에서 더 많은 대역폭을 위한 광 신호의 컬러링
- WH의 접촉 저항의 숨겨진 비용
- Raymond Doerr의 압력下的 계측: 미세 피치 하이브리드 본딩의 결함 검출
- Raymond Doerr의 한계에서의 제조
- Mallikarjun의 DRAM의 진화
- Klein Miller의 설계의 민주화: CHIPS 법이 EDA 및 반도체 혁신을 어떻게 재편하는가
- Klein Miller의 반도체 제조의 미래에 대한 30년간의 현장 경험에서 얻은 교훈
- Jonathan Kolber의 양자 컴퓨팅 시대에 대비하기
- Pramod Gupta의 HBM 적층의 과제
- Madeline Lueilwitz의 재구성 가능한 단일벽 CNT FeFET (펜실베이니아 대학교, 연세대학교 등)
- Anne Meixner, KGD 필요성이 단일화된 다이 선별을 추동하다
- Capt kirk, 더 나은 클록 네트워크 설계하기
- Alex Martin, AI 노력과 자금의 misplaced(잘못된 배분)
- Hamilton Carter, AI 노력과 자금의 misplaced(잘못된 배분)
- Ilmu Komunikasi, 재구성 가능한 단일벽 탄소나노튜브 FeFET (펜실베이니아 대학교, 연세대학교 등)
- Giovanni Lostumbo, 새로운 프로세서 아키텍처가 에너지 효율을 높일까?
- Brendon Berg, ESD 건, 서지 현상 및 테스트… 놀랍군!
- GD, 인터커넥트에 관한 모든 것
- Raimo, 다가오는 위기: AI 데이터센터의 전력 소비
- Fred Chen, 레이저 집중 결과: 이온 빔 식각을 통한 EUV 라인 에지 거칠기 개선
- Fred Chen, EUV 포토레지스트를 위한 많은 옵션, 명확한 승자는 없음
- Amba Prasad, 반도체 엔지니어를 위한 고급 패키징 기초: 전자책
물리학자를 위한 데이터 이동 확장... Ed Sperling
블로그 리뷰: 10월 21일 Jesse Allen
저작권 ©2013-2026 SMG | 서비스 약관 | 개인 정보 보호 정책
📄 원문 (English)
Home >
Systems & Design >
Scaling Data Movement For Physical AI
One size does not fit all.
October 21st, 2026 -
By: Ed Sperling
Physical AI poses a host of new challenges for chip engineers. These systems contain a mix of compute elements, which collectively must process a stream of real-time data, analyze it, make decisions, and still function long enough on a battery to be useful. The key here is deciding what data gets processed where, and how to minimize the movement of data. Ashley Stevens, director of product management and marketing at Arteris, talks explains why data movement plays such an important role in these systems, why coherent interconnects are better suited to CPUs and non-coherent interconnects are better for AI acceleration, and what other challenges engineers will face going forward.
- Agentic AI Explores Heterogeneous Chip and Interconnect Architectures (Argonne, UIUC) October 19, 2026 by Technical Paper Link
- Nanoelectromechanical Switches Target More Efficient Embedded DRAM (UC Berkeley, Samsung, Intel) October 18, 2026 by Technical Paper Link
- A Composable Thermal Solver For Heterogeneous 2.5D/3D-IC Packages (Cadence, Notre Dame) October 18, 2026 by Technical Paper Link
- Thermal Side Channels Create New Security Risks For Autonomous Vehicles (Missouri S&T) October 18, 2026 by Technical Paper Link
- Characterization of HBM Power Consumption (ETH Zurich, NYU) October 14, 2026 by Technical Paper Link
How to achieve a 10X productivity improvement using AI agents.
by Ed Sperling
AI workloads are pushing automotive sensors harder, forcing engineers to rethink how long safety-critical systems can be trusted.
Plenty of cash for AI and its enablers; 80 startups raise over $6B.
by Jesse Allen
DAC's big buzz; CHIPS Act $; China's immersion DUV; UMC expands; SIA's state of the industry; DRAM shortages; earnings; PCB design credential program; IBM's quantum advantage; AI security alliance; foreign robotics ban.
by The SE Staff
S. Korea goes All In on AI; new Dresden power fab; Intel expansion; GM secures memory supply; AI power management funding; mature-node foundry capacity; 300mm fab equipment; McKinsey's map of strategic IC supply; security threats; AI burnout.
Onsemi to buy Synaptics; IBM's 7Å chip w/40% more SRAM area; 1nm MoS2 nanotubes; AI pressure points; memory updates; $250M CHIPS Act award; trade secret theft; new advanced packaging site; MEMS capacity; humanoids; earnings.
2D Tunnel FET; in-memory photonic computing; India's $13.4B Semicon 2.0; SEMICON Taiwan; PCIe 6/7 test; MediaTek deal; 300mm Si photonics; InP expansion; $75M to recycle rare earths; GF PDKs; Gain-Cell RAM; edge AI developer tools; heterogeneous HBM; safe AI in SDVs.
As AI clusters push beyond rack-scale limits, optical interconnects and circuit switching are reshaping how data centers scale.
by Bryon Moyer
-
Sponsors
-
Newsletter Signup
2.5D
5G
advanced packaging
AI
AMD
ANSYS
Apple
Applied Materials
ARM
Arteris
automotive
business
Cadence
chiplets
DRAM
EDA
EUV
GlobalFoundries
Google
IBM
imec
Infineon
Intel
IoT
IP
Keysight
Lam Research
machine learning
memory
Mentor
Mentor Graphics
MIT
Nvidia
NXP
Qualcomm
Rambus
Samsung
security
SEMI
Siemens
Siemens EDA
Synopsys
test
TSMC
verification
- Eddie Huang on DFT In Automotive
- RISHI BHOOSHAN on Low-Temp Solders Are Suddenly Critical For Chiplets And Photonics
- brian piercy on Photonics Fundamentals For Electronics Engineers: eBook
- NEGA on Artificial Intelligence For Industrial Applications
- Erictc on Advanced Packaging Fundamentals for Semiconductor Engineers: eBook
- Oliver Li on Photonics Fundamentals For Electronics Engineers: eBook
- Ron Lavallee on Intuition and AI
- Liz Allan on Multi-Agent AI Systems Must Work Like An Orchestra Without A Conductor
- Simon Davidmann on Multi-Agent AI Systems Must Work Like An Orchestra Without A Conductor
- Ben Zaryouh on Redefining Processes At Sub-2nm
- Loma Harvey on Chip Industry Technical Paper Roundup: Sept. 8
- Ron Lavallee on From Spec To Formal Properties
- delli on Chip Security Moves From Checkbox Compliance To Continuous Defense
- mark holdaway on From Spec To Formal Properties
- Viska Clanella Nugroho on All AI Data Center Interconnects Will Be Optical Within 5 Years
- Tom Katsioulas on AI: Friend And Foe For Chip Security
- Alex @ APIVALE on Chip Industry Week In Review
- Matt bailey on AI Is Rewriting The IP Playbook
- Matt bailey on AI Models Transform Defect Inspection And Review, But Can Fail To Scale
- Alexis R. Ware on Neural Network Model Quantization On Mobile
- Zack63 on Change Is Tough
- Yağız Boz on EDA/SIP Revenue Up 12.7%; APAC Roars Back
- Murugavel Ganesan on Executive Outlook: Agentic AI’s Impact On Chip Design
- F. Chen on Mask Economics Shape High-NA EUV Adoption
- B.S. Deepaksubramanyan on Designing Chips That Can Explain Themselves
- Brian Bailey on Disturbance In Verification
- David Murray on Disturbance In Verification
- Ramesh Narayanaswamy on Disturbance In Verification
- Cliff Greenberg on Research Bits: Jun. 2
- Peter Ateshian on Detect, Diagnose, And Debug Using Sensors And Functional Monitoring
- Dr. Dev Gupta on Chip Industry Week In Review
- Ed Sperling on The Sub-2nm Paradox
- Jan Hoppe on The Sub-2nm Paradox
- Jan Hoppe on Toward Agentic Verification
- Riko R on With Chiplets, What Role Does Economics Play?
- C Lytle on Flash Getting Stacked High-Bandwidth Version
- Saket Goyal on HBM Shifts Testing Left To Preserve AI Chip Yield
- Debamitro Chakraborti on Creating Agentic EDA Methodologies
- Wim Bakker on Batteries Charge To The Edge
- Ron Richter on TSV Complexity Leads To Manufacturing Bottleneck
- François on The Petabyte Problem: How AI Is Finally Making Semiconductor Manufacturing Data Actionable
- Anonymous on The One Bit Problem That Can Break a System
- JC Bouzigues - IROC Technologies on The One Bit Problem That Can Break a System
- Tom Fitzpatrick on All Software Is Hardware-Dependent
- Anonymous on Memory Wall Gets Higher
- Gregory Haley on Detecting Chemical Variability At Advanced Nodes
- Matt Groves on A Framework That Generates Chip Layouts Directly From Natural Language Specifications (U. of Bristol, RAL)
- AICHIPS on How AI Will Impact Chip Design And Designers
- Martijn Fransen on Detecting Chemical Variability At Advanced Nodes
- Narek on Digital Twins: The Cloud’s The Limit
- Freelancer on Chip Industry Talent Shortage Drives Academic Partnerships
- Chris Riches on Backside Power Delivery Creates Fab Tool, Thermal Dissipation Barriers
- Jon on Robust Dynamic Voltage Droop Mitigation And Power Management
- Ashfaq on Minimum Energy Per Query
- Robert Boissy on Can A Computer Science Student Be Taught To Design Hardware?
- Hank Walker on Can A Computer Science Student Be Taught To Design Hardware?
- fieke khan on Bump Co-Planarity And Inconsistencies Cause Yield, Reliability Issues
- Rajiv on Chip Industry Week in Review
- Guy van der Walt - Thermco on Chiplets And 3D-ICs Add New Electrical And Mechanical Challenges
- Stephen W on Chiplet Fundamentals For Engineers: eBook
- ShrdMem256 on The Verification Conundrum
- Brendan McGuire on Wafer Probe Struggles To Adapt To Multi-Die Assemblies
- NobodyTestedThis on The Verification Conundrum
- Fiber Techs San Francisco on Agentic AI In Chip Manufacturing
- SF Fiber Techs on Oxides Bring Low Leakage Transistors To Leading-Edge Memories
- humic on Addressing Critical Tradeoffs In NPU Design
- Dr. Dev Gupta on Liquid Cooling Gains Traction In Data Centers
- Mikko Utriainen, Chipmetrics on Metrology Digs Deep To Produce Next-Generation 3D NAND
- Raymond Doerr on Wafer Bonding Mechanisms Using SiCN Films For Hybrid Bonding Applications In 3D Integration
- Hoyong Lee on Chiplets Vs. Soft IP: Different In Almost Every Way
- Nano Banana AI on Blog Review: Dec. 17
- JS Paek on Thermal Management In 3D-IC: Modeling Hotspots, Materials, & Cooling Strategies
- Larry K on Chiplets Vs. Soft IP: Different In Almost Every Way
- Seceon.Inc on Resilient And Optimized GenAI Systems
- Linda Christensen on AI With Open And Scaled Data Sharing in IC Manufacturing (NIST)
- komputer on AI With Open And Scaled Data Sharing in IC Manufacturing (NIST)
- Sree on The Thermal Trap: How Dielectrics Limit Device Performance
- David Muncier on China GenAI: Who Will Fill The Vacuum?
- acp on Is There Still a Future for Hard Disk Drives?
- Carlos Borer on Legacy Process Nodes Going Strong
- Raj Sodhi on AI Meets Device Modeling: Transforming Compact Modeling With Machine Learning
- Jaynarayan Tudu on Semiconductor Test Faces Technology Shifts In The AI Era
- Mihai Buta on Why In-Memory Computation Is So Important For Edge AI
- Silver Luis on The Competitive Advantage Of SRAM PUF Technology
- Gretchen Patti on Advanced Packaging: A Key Technology For The Next Generation Of Electronics
- Ev roach on AI Bubble Or Boom?
- Kathleen Murphy-Weber on Chip Industry Week in Review
- Raz on Multi-Die Verification
- Paul C on Scaling Memory With Molybdenum
- JWS on Scaling Memory With Molybdenum
- Klein miller on Electrifying Everything: Power Moves Toward ICs
- Team at Rise Design Automation on What Does Semiconductor Disruption Look Like?
- masa mizuno on Physics Limits Interposer Line Lengths
- Lou Covey on What Does Semiconductor Disruption Look Like?
- Ricardo Shiroma on Complex Mix Of Processors At The Edge
- Cor on Glass Substrates Gain Momentum
- Daya Young on New Antennas And Advanced ICs Needed For 6G
- Subramanian Srikanteswara Iyer on Manufacturing At The Limits
- Doug La Tulipe on Coloring Optical Signals For More Bandwidth In Data Centers
- WH on The Hidden Cost Of Contact Resistance
- Raymond Doerr on Metrology Under Pressure: Detecting Defects in Fine-Pitch Hybrid Bonding
- Raymond Doerr on Manufacturing At The Limits
- Mallikarjun on The Evolution of DRAM
- Klein Miller on Democratizing Design: How The CHIPS Act Is Reshaping EDA And Semiconductor Innovation
- Klein Miller on Lessons From 30 Years In The Trenches On The Future Of Semiconductor Manufacturing
- Jonathan Kolber on Preparing For The Quantum Computing Age
- Pramod Gupta on Challenges In Stacking HBM
- Madeline Lueilwitz on Reconfigurable Single-Walled CNT FeFET (Univ. of Pennsylvania, Yonsei et al.)
- Anne Meixner on Need For KGD Drives Singulated Die Screening
- Capt kirk on Designing A Better Clock Network
- Alex Martin on AI Effort And Money Misplaced
- Hamilton Carter on AI Effort And Money Misplaced
- Ilmu Komunikasi on Reconfigurable Single-Walled CNT FeFET (Univ. of Pennsylvania, Yonsei et al.)
- Giovanni Lostumbo on Will New Processor Architectures Raise Energy Efficiency?
- Brendon Berg on ESD Guns, Transients And Testing…Oh My!
- GD on All About Interconnects
- Raimo on Crisis Ahead: Power Consumption In AI Data Centers
- Fred Chen on Laser-Focused Results: Improving EUV Line Edge Roughness With Ion Beam Etching
- Fred Chen on Many Options For EUV Photoresists, No Clear Winner
- Amba Prasad on Advanced Packaging Fundamentals for Semiconductor Engineers: eBook
Scaling Data Movement For Physic... Ed Sperling
Blog Review: Oct. 21 Jesse Allen
Copyright ©2013-2026 SMG | Terms of Service | Privacy Policy
▶ 칩 라이브 24 홈으로 — chiplive24.com