접촉 저항 감소, 2D 트랜지스터를 차세대 CMOS로 이끌다(HUST, PolyU, UCSB, NUS)
🇰🇷 한글 번역
홈
기술 논문
2026년 10월 5일
작성자: 린다 크리스텐슨
화중과학기술대학교, 홍콩폴리텍대학교, 캘리포니아대학교 산타바버라캠퍼스, 싱가포르국립대학교 연구원들은 ‘산소 도핑된 WSe2 단층 기반 발사형 p형 트랜지스터의 낮은 접촉 저항과 높은 전류 밀도’라는 제목의 기술 논문을 발표했다.
요약 발췌:
“고성능 p형 단층 트랜지스터의 개발은 CMOS 회로를 위한 1nm 미만 기술 노드에서 실리콘을 넘어 2차원(2D) 반도체의 적용 범위를 확장하는 데 필수적이다. 그러나 금속 증착 중 불충분한 도핑과 금속 유발 갭 상태(MIGS)로 인해 접촉 저항이 높아져 p형 온 상태 전류가 크게 제한된다. 본 연구에서는 산소 p-도핑을 통해 고성능 발사형 단층 디셀레나이드(WSe2) 트랜지스터를 구현한다.”
기술 논문을 여기서 확인하십시오. 2026년 10월.
Sun, L., Gao, T., Xu, L. et al. Low contact resistance and high current density in ballistic p-type transistors based on oxygen-doped WSe2 monolayers. Nat Commun (2026). https://doi.org/10.1038/s41467-026-78157-w
린다 크리스텐슨은 반도체 엔지니어링의 운영 부사장 겸寄稿作家이다.
- 접촉 저항 감소가 2D 트랜지스터를 고급 CMOS로 이끈다 (HUST, PolyU, UCSB, NUS) 2026년 10월 5일 린다 크리스텐슨 작성
- 백사이드 클록 메시가 2nm 나노시트에서 왜곡과 전력을 절감한다 (UCSC) 2026년 10월 5일 기술 논문 링크 작성
- 행 병렬 DRAM 연산이 데이터 재구성 오버헤드를 줄인다 (시러큐스, FAU, 드레스덴 공과대학교) 2026년 10월 5일 기술 논문 링크 작성
- 물리적 장치에서 RTL까지 하드웨어 설계 추적 (인피니온, 뮌헨 공과대학교) 2026년 10월 2일 기술 논문 링크 작성
- 높은 처리량의 LLM 서빙을 위한 HBF (UC 버클리, 퓨리오사AI) 2026년 10월 2일 기술 논문 링크 작성
AI 워크로드는 자동차 센서를 더 강하게 밀어붙이며, 엔지니어들이 안전 중요 시스템의 신뢰 기간을 어떻게 재고해야 하는지 강요하고 있다.
AI 에이전트를 사용하여 10배의 생산성 향상을 달성하는 방법.
에드 스펠링 작성
AI와 그 촉진제들을 위한 충분한 자금; 80개 스타트업이 60억 달러 이상을 조달.
제시 앨런 작성
DAC의 주요 화제; CHIPS 법안 자금; 중국의 임머전 DUV; UMC 확장; SIA의 산업 현황; DRAM 부족; 실적; PCB 설계 자격증 프로그램; IBM의 양자 우위; AI 보안 동맹; 외국인 로봇 금지.
SE 스태프 작성
한국, AI에 올인; 새로운 드레스덴 파워 파브; 인텔 확장; GM, 메모리 공급 확보; AI 전력 관리 자금; 성숙 노드 파운드리 용량; 300mm 파브 장비; 맥킨지의 전략적 IC 공급망 지도; 보안 위협; AI 번아웃.
온세미, 시냅틱스 인수; IBM의 7Å 칩, SRAM 면적 40% 증가; 1nm MoS2 나노튜브; AI 압력 지점; 메모리 업데이트; 2.5억 달러 CHIPS 법안 수주; 영업비밀 도난; 새로운 고급 패키징 사이트; MEMS 용량; 휴머노이드; 실적.
AI 클러스터가 랙 규모 한계를 넘어 서면서, 광 인터커넥트와 회로 스위칭은 데이터 센터의 확장 방식을 재편하고 있다.
브라이언 모이어 작성
램 리서치와 ASE 확장; 데이터 센터 변화; CPO 시스템 아키텍처 이니셔티브; 2D 트랜지스터 인터페이스 솔루션; USENIX 하드웨어 보안; 특허 소송; 이미지 센서; 프로그래머블 AI 멤리스터; 엔비디아의 새로운 계획; 실적; 티어 IV의 L4 자동화 칩.
-
스폰서
-
뉴스레터 가입
2.5D
5G
고급 패키징
AI
AMD
ANSYS
애플
애플드 머티리얼스
ARM
아테리스
자동차
비즈니스
Cadence
칩렛
DRAM
EDA
EUV
(이 부분 번역 실패)
- Robert Boissy, 컴퓨터 공학 학생에게 하드웨어 설계를 가르칠 수 있는가?
- Hank Walker, 컴퓨터 공학 학생에게 하드웨어 설계를 가르칠 수 있는가?
- fieke khan, 범프 공평성 불일치와 불일치가 수율 및 신뢰성 문제를 유발함
- Rajiv, 칩 산업 주간 리뷰
- Guy van der Walt - Thermco, 칩렛과 3D-IC가 새로운 전기적 및 기계적 과제를 추가함
- Stephen W, 엔지니어를 위한 칩렛 기초: 전자책
- ShrdMem256, 검증의 역설
- Brendan McGuire, 웨이퍼 프로브는 다중 다이 조립에 적응하는 데 어려움을 겪음
- NobodyTestedThis, 검증의 역설
- Fiber Techs San Francisco, 칩 제조에서의 에이전트형 AI
- SF Fiber Techs, 산화물이 선도적 메모리에 낮은 누설 전류 트랜지스터를 가져옴
- humic, NPU 설계의 중요한 트레이드오프 해결
- Dr. Dev Gupta, 데이터 센터에서 액체 냉각의 확산
- Mikko Utriainen, Chipmetrics, 계측이 심층 분석을 통해 차세대 3D NAND 생산
- Raymond Doerr, 3D 통합을 위한 하이브리드 본딩 응용을 위한 SiCN 필름을 사용한 웨이퍼 본딩 메커니즘
- Hoyong Lee, 칩렛 대 소프트 IP: 거의 모든 면에서 다름
- Nano Banana AI, 블로그 리뷰: 12월 17일
- JS Paek, 3D-IC의 열 관리: 핫스팟 모델링, 소재 및 냉각 전략
- Larry K, 칩렛 대 소프트 IP: 거의 모든 면에서 다름
- Seceon.Inc, 탄력적이고 최적화된 생성형 AI 시스템
- Linda Christensen, IC 제조에서의 개방형 및 확장된 데이터 공유를 통한 AI (NIST)
- komputer, IC 제조에서의 개방형 및 확장된 데이터 공유를 통한 AI (NIST)
- Sree, 열의 함정: 유전체가 장치 성능을 제한하는 방법
- David Muncier, 중국 생성형 AI: 누가 공백을 채울 것인가?
- acp, 하드 디스크 드라이브에 아직 미래가 있는가?
- Carlos Borer, 레거시 공정 노드가 여전히 강세
- Raj Sodhi, AI와 장치 모델링: 머신러닝을 통한 컴팩트 모델링의 변혁
- Jaynarayan Tudu, 반도체 테스트는 AI 시대에 기술 전환에 직면함
- Mihai Buta, 왜 메모리 내 연산이 엣지 AI에 그렇게 중요한가?
- Silver Luis, SRAM PUF 기술의 경쟁 우위
- Gretchen Patti, 고급 패키징: 차세대 전자기기의 핵심 기술
- Ev roach, AI 버블인가 붐인가?
- Kathleen Murphy-Weber, 칩 산업 주간 리뷰
- Raz, 다중 다이 검증
- Paul C, 몰리브덴을 통한 메모지 확장
- JWS, 몰리브덴을 통한 메모리 확장
- Klein miller, 모든 것을 전기화: 전력이 IC로 이동
- Rise Design Automation 팀, 반도체 붕괴는 어떤 모습인가?
- masa mizuno, 물리적 한계가 인터포저 선 길이를 제한함
- Lou Covey, 반도체 붕괴는 어떤 모습인가?
- Ricardo Shiroma, 엣지에서의 복잡한 프로세서 혼합
- Cor, 글래스 기판의 모멘텀 증가
- Daya Young, 6G를 위한 새로운 안테나와 고급 IC 필요
- Subramanian Srikanteswara Iyer, 한계에서의 제조
- Doug La Tulipe, 데이터 센터에서 더 많은 대역폭을 위한 광 신호의 컬러링
- WH, 접촉 저항의 숨겨진 비용
- Raymond Doerr, 압력下的 계측: 미세 피치 하이브리드 본딩의 결함 감지
- Raymond Doerr, 한계에서의 제조
- Mallikarjun, DRAM의 진화
- Klein Miller, 설계의 민주화: CHIPS법이 EDA 및 반도체 혁신을 어떻게 재편하는가
- Klein Miller, 반도체 제조의 미래에 대한 30년간의 현장 경험에서 얻은 교훈
- 양자 컴퓨팅 시대를 준비하는 방법에 대한 Jonathan Kolber의 견해
- HBM 적층의 과제에 대한 Pramod Gupta의 견해
- 재구성 가능한 단일벽 탄소나노튜브 FeFET(펜실베이니아 대학교, 연세대학교 등)에 대한 Madeline Lueilwitz의 견해
- KGD(양품 다이) 수요가 분리된 다이 선별을 촉진한다는 Anne Meixner의 견해
- Capt kirk의 더 나은 클럭 네트워크 설계
- AI 노력과 자금의 misplaced(잘못된 배분)에 대한 Alex Martin의 견해
- AI 노력과 자금의 misplaced(잘못된 배분)에 대한 Hamilton Carter의 견해
- 재구성 가능한 단일벽 탄소나노튜브 FeFET(펜실베이니아 대학교, 연세대학교 등)에 대한 Ilmu Komunikasi의 견해
- 새로운 프로세서 아키텍처가 에너지 효율성을 높일 수 있는가?에 대한 Giovanni Lostumbo의 견해
- ESD 건, 서지 및 테스트… 오 마이!(Brendon Berg의 견해)
- 인터커넥트에 대한 모든 것(GD의 견해)
- AI 데이터 센터의 전력 소비: 앞선 위기(Raimo의 견해)
- 이온 빔 식각을 통해 EUV 라인 에지 거칠음 개선: 레이저 집속 결과(Fred Chen의 견해)
- EUV 포토레지스트를 위한 많은 옵션, 명확한 승자 없음(Fred Chen의 견해)
- 반도체 엔지니어를 위한 고급 패키징 기초: 전자책(Amba Prasad의 견해)
- 실리콘 대체를 위한 경쟁(Shakir Ullah의 견해)
- 가상 실험 설계(Virtual Design of Experiments)를 사용하여 반도체 공정 개발 가속화(Hwaiyu Geng, P.E.의 견해)
- 반도체 공급망의 위험 감소(Larry Gus Christiansen의 견해)
- RTL 서오프 vs 기능 서오프: 차이점은 무엇인가?(Vikas Sharma의 견해)
- 접합 저항 감소 추진... Linda Christensen
백사이드 클럭 메시가 스큐(skew)를 줄임... 기술 논문 링크
Copyright ©2013-2026 SMG | 이용약관 | 개인정보 처리방침
📄 원문 (English)
Home
TECHNICAL PAPERS
October 5th, 2026 -
By: Linda Christensen
Researchers at Huazhong University of Science and Technology, Hong Kong Polytechnic University, University of California, Santa Barbara, and National University of Singapore published a technical paper titled “Low contact resistance and high current density in ballistic p-type transistors based on oxygen-doped WSe2 monolayers.”
Abstract Excerpt:
“The development of high-performance p-type monolayer transistors is critical for extending two-dimensional (2D) semiconductors beyond silicon in sub 1-nm technology nodes for complementary metal–oxide–semiconductor (CMOS) circuits. However, insufficient doping and metal-induced gap states (MIGS) during metal deposition lead to high contact resistance, greatly limiting p-type on-state currents. Here, we demonstrate high-performance ballistic p-type monolayer tungsten diselenide (WSe2) transistors by oxygen p-doping. ”
Find the technical paper here. October 2026.
Sun, L., Gao, T., Xu, L. et al. Low contact resistance and high current density in ballistic p-type transistors based on oxygen-doped WSe2 monolayers. Nat Commun (2026). https://doi.org/10.1038/s41467-026-78157-w
Linda Christensen is vice president of operations and a contributing writer at Semiconductor Engineering.
- Reducing Contact Resistance Pushes 2D Transistors Toward Advanced CMOS (HUST, PolyU, UCSB, NUS) October 5, 2026 by Linda Christensen
- Backside Clock Meshes Cut Skew and Power in 2nm Nanosheets (UCSC) October 5, 2026 by Technical Paper Link
- Row-Parallel DRAM Computing Cuts Data-Reorganization Overhead (Syracuse, FAU, TU Dresden) October 5, 2026 by Technical Paper Link
- Tracing Hardware Design From Physical Devices to RTL (Infineon, TU Munich) October 2, 2026 by Technical Paper Link
- HBF for High-Throughput LLM Serving (UC Berkeley, FuriosaAI) October 2, 2026 by Technical Paper Link
AI workloads are pushing automotive sensors harder, forcing engineers to rethink how long safety-critical systems can be trusted.
How to achieve a 10X productivity improvement using AI agents.
by Ed Sperling
Plenty of cash for AI and its enablers; 80 startups raise over $6B.
by Jesse Allen
DAC's big buzz; CHIPS Act $; China's immersion DUV; UMC expands; SIA's state of the industry; DRAM shortages; earnings; PCB design credential program; IBM's quantum advantage; AI security alliance; foreign robotics ban.
by The SE Staff
S. Korea goes All In on AI; new Dresden power fab; Intel expansion; GM secures memory supply; AI power management funding; mature-node foundry capacity; 300mm fab equipment; McKinsey's map of strategic IC supply; security threats; AI burnout.
Onsemi to buy Synaptics; IBM's 7Å chip w/40% more SRAM area; 1nm MoS2 nanotubes; AI pressure points; memory updates; $250M CHIPS Act award; trade secret theft; new advanced packaging site; MEMS capacity; humanoids; earnings.
As AI clusters push beyond rack-scale limits, optical interconnects and circuit switching are reshaping how data centers scale.
by Bryon Moyer
Lam Research and ASE expansions; data center shifts; CPO system architecture initiative; 2D-transistor interface solution; USENIX HW security; patent suits; image sensors; programmable AI memtransistor; Nvidia's new plan; earnings; Tier IV's L4 auto chip.
-
Sponsors
-
Newsletter Signup
2.5D
5G
advanced packaging
AI
AMD
ANSYS
Apple
Applied Materials
ARM
Arteris
automotive
business
Cadence
chiplets
DRAM
EDA
EUV
GlobalFoundries
Google
IBM
imec
Infineon
Intel
IoT
IP
Keysight
Lam Research
machine learning
memory
Mentor
Mentor Graphics
MIT
Nvidia
NXP
Qualcomm
Rambus
Samsung
security
SEMI
Siemens
Siemens EDA
Synopsys
test
TSMC
verification
- Erictc on Advanced Packaging Fundamentals for Semiconductor Engineers: eBook
- Oliver Li on Photonics Fundamentals For Electronics Engineers: eBook
- Ron Lavallee on Intuition and AI
- Liz Allan on Multi-Agent AI Systems Must Work Like An Orchestra Without A Conductor
- Simon Davidmann on Multi-Agent AI Systems Must Work Like An Orchestra Without A Conductor
- Ben Zaryouh on Redefining Processes At Sub-2nm
- Loma Harvey on Chip Industry Technical Paper Roundup: Sept. 8
- Ron Lavallee on From Spec To Formal Properties
- delli on Chip Security Moves From Checkbox Compliance To Continuous Defense
- mark holdaway on From Spec To Formal Properties
- Viska Clanella Nugroho on All AI Data Center Interconnects Will Be Optical Within 5 Years
- Tom Katsioulas on AI: Friend And Foe For Chip Security
- Alex @ APIVALE on Chip Industry Week In Review
- Matt bailey on AI Is Rewriting The IP Playbook
- Matt bailey on AI Models Transform Defect Inspection And Review, But Can Fail To Scale
- Alexis R. Ware on Neural Network Model Quantization On Mobile
- Zack63 on Change Is Tough
- Yağız Boz on EDA/SIP Revenue Up 12.7%; APAC Roars Back
- Murugavel Ganesan on Executive Outlook: Agentic AI’s Impact On Chip Design
- F. Chen on Mask Economics Shape High-NA EUV Adoption
- B.S. Deepaksubramanyan on Designing Chips That Can Explain Themselves
- Brian Bailey on Disturbance In Verification
- David Murray on Disturbance In Verification
- Ramesh Narayanaswamy on Disturbance In Verification
- Cliff Greenberg on Research Bits: Jun. 2
- Peter Ateshian on Detect, Diagnose, And Debug Using Sensors And Functional Monitoring
- Dr. Dev Gupta on Chip Industry Week In Review
- Ed Sperling on The Sub-2nm Paradox
- Jan Hoppe on The Sub-2nm Paradox
- Jan Hoppe on Toward Agentic Verification
- Riko R on With Chiplets, What Role Does Economics Play?
- C Lytle on Flash Getting Stacked High-Bandwidth Version
- Saket Goyal on HBM Shifts Testing Left To Preserve AI Chip Yield
- Debamitro Chakraborti on Creating Agentic EDA Methodologies
- Wim Bakker on Batteries Charge To The Edge
- Ron Richter on TSV Complexity Leads To Manufacturing Bottleneck
- François on The Petabyte Problem: How AI Is Finally Making Semiconductor Manufacturing Data Actionable
- Anonymous on The One Bit Problem That Can Break a System
- JC Bouzigues - IROC Technologies on The One Bit Problem That Can Break a System
- Tom Fitzpatrick on All Software Is Hardware-Dependent
- Anonymous on Memory Wall Gets Higher
- Gregory Haley on Detecting Chemical Variability At Advanced Nodes
- Matt Groves on A Framework That Generates Chip Layouts Directly From Natural Language Specifications (U. of Bristol, RAL)
- AICHIPS on How AI Will Impact Chip Design And Designers
- Martijn Fransen on Detecting Chemical Variability At Advanced Nodes
- Narek on Digital Twins: The Cloud’s The Limit
- Freelancer on Chip Industry Talent Shortage Drives Academic Partnerships
- Chris Riches on Backside Power Delivery Creates Fab Tool, Thermal Dissipation Barriers
- Jon on Robust Dynamic Voltage Droop Mitigation And Power Management
- Ashfaq on Minimum Energy Per Query
- Robert Boissy on Can A Computer Science Student Be Taught To Design Hardware?
- Hank Walker on Can A Computer Science Student Be Taught To Design Hardware?
- fieke khan on Bump Co-Planarity And Inconsistencies Cause Yield, Reliability Issues
- Rajiv on Chip Industry Week in Review
- Guy van der Walt - Thermco on Chiplets And 3D-ICs Add New Electrical And Mechanical Challenges
- Stephen W on Chiplet Fundamentals For Engineers: eBook
- ShrdMem256 on The Verification Conundrum
- Brendan McGuire on Wafer Probe Struggles To Adapt To Multi-Die Assemblies
- NobodyTestedThis on The Verification Conundrum
- Fiber Techs San Francisco on Agentic AI In Chip Manufacturing
- SF Fiber Techs on Oxides Bring Low Leakage Transistors To Leading-Edge Memories
- humic on Addressing Critical Tradeoffs In NPU Design
- Dr. Dev Gupta on Liquid Cooling Gains Traction In Data Centers
- Mikko Utriainen, Chipmetrics on Metrology Digs Deep To Produce Next-Generation 3D NAND
- Raymond Doerr on Wafer Bonding Mechanisms Using SiCN Films For Hybrid Bonding Applications In 3D Integration
- Hoyong Lee on Chiplets Vs. Soft IP: Different In Almost Every Way
- Nano Banana AI on Blog Review: Dec. 17
- JS Paek on Thermal Management In 3D-IC: Modeling Hotspots, Materials, & Cooling Strategies
- Larry K on Chiplets Vs. Soft IP: Different In Almost Every Way
- Seceon.Inc on Resilient And Optimized GenAI Systems
- Linda Christensen on AI With Open And Scaled Data Sharing in IC Manufacturing (NIST)
- komputer on AI With Open And Scaled Data Sharing in IC Manufacturing (NIST)
- Sree on The Thermal Trap: How Dielectrics Limit Device Performance
- David Muncier on China GenAI: Who Will Fill The Vacuum?
- acp on Is There Still a Future for Hard Disk Drives?
- Carlos Borer on Legacy Process Nodes Going Strong
- Raj Sodhi on AI Meets Device Modeling: Transforming Compact Modeling With Machine Learning
- Jaynarayan Tudu on Semiconductor Test Faces Technology Shifts In The AI Era
- Mihai Buta on Why In-Memory Computation Is So Important For Edge AI
- Silver Luis on The Competitive Advantage Of SRAM PUF Technology
- Gretchen Patti on Advanced Packaging: A Key Technology For The Next Generation Of Electronics
- Ev roach on AI Bubble Or Boom?
- Kathleen Murphy-Weber on Chip Industry Week in Review
- Raz on Multi-Die Verification
- Paul C on Scaling Memory With Molybdenum
- JWS on Scaling Memory With Molybdenum
- Klein miller on Electrifying Everything: Power Moves Toward ICs
- Team at Rise Design Automation on What Does Semiconductor Disruption Look Like?
- masa mizuno on Physics Limits Interposer Line Lengths
- Lou Covey on What Does Semiconductor Disruption Look Like?
- Ricardo Shiroma on Complex Mix Of Processors At The Edge
- Cor on Glass Substrates Gain Momentum
- Daya Young on New Antennas And Advanced ICs Needed For 6G
- Subramanian Srikanteswara Iyer on Manufacturing At The Limits
- Doug La Tulipe on Coloring Optical Signals For More Bandwidth In Data Centers
- WH on The Hidden Cost Of Contact Resistance
- Raymond Doerr on Metrology Under Pressure: Detecting Defects in Fine-Pitch Hybrid Bonding
- Raymond Doerr on Manufacturing At The Limits
- Mallikarjun on The Evolution of DRAM
- Klein Miller on Democratizing Design: How The CHIPS Act Is Reshaping EDA And Semiconductor Innovation
- Klein Miller on Lessons From 30 Years In The Trenches On The Future Of Semiconductor Manufacturing
- Jonathan Kolber on Preparing For The Quantum Computing Age
- Pramod Gupta on Challenges In Stacking HBM
- Madeline Lueilwitz on Reconfigurable Single-Walled CNT FeFET (Univ. of Pennsylvania, Yonsei et al.)
- Anne Meixner on Need For KGD Drives Singulated Die Screening
- Capt kirk on Designing A Better Clock Network
- Alex Martin on AI Effort And Money Misplaced
- Hamilton Carter on AI Effort And Money Misplaced
- Ilmu Komunikasi on Reconfigurable Single-Walled CNT FeFET (Univ. of Pennsylvania, Yonsei et al.)
- Giovanni Lostumbo on Will New Processor Architectures Raise Energy Efficiency?
- Brendon Berg on ESD Guns, Transients And Testing…Oh My!
- GD on All About Interconnects
- Raimo on Crisis Ahead: Power Consumption In AI Data Centers
- Fred Chen on Laser-Focused Results: Improving EUV Line Edge Roughness With Ion Beam Etching
- Fred Chen on Many Options For EUV Photoresists, No Clear Winner
- Amba Prasad on Advanced Packaging Fundamentals for Semiconductor Engineers: eBook
- Shakir Ullah on The Race To Replace Silicon
- Hwaiyu Geng, P.E. on Accelerating Semiconductor Process Development Using Virtual Design Of Experiments
- Larry Gus Christiansen on Reducing Risk In The Semiconductor Supply Chain
- Vikas Sharma on RTL Signoff vs. Functional Signoff: What’s The Difference?
Reducing Contact Resistance Push... Linda Christensen
Backside Clock Meshes Cut Skew a... Technical Paper Link
Copyright ©2013-2026 SMG | Terms of Service | Privacy Policy
▶ 칩 라이브 24 홈으로 — chiplive24.com