TU 뮌헨, 3나노 시트 스파이스 시뮬레이션 가속화
🇰🇷 한글 번역
뮌헨 공과대학교(TUM) 연구진들이 “초고속 SPICE 시뮬레이션 및 표준 셀 라이브러리 특성을 위한 신경망 기반 트랜지스터 모델링”이라는 논문을 발표했다.
요약:
신경망(NN) 기반 트랜지스터 모델은 소자 모델링을 가속화하기 위한 유망한 해결책임이 입증되었다. 이러한 모델들은 회로 시뮬레이션에서 눈에 띄는 속도 향상을 보여주었으나, 정확한 결과를 제공하고 적절히 수렴하기 위해 매우 높은 트랜지스터 모델 정밀도가 필요한 칩 설계를 위한 표준 전자 설계 자동화(EDA) 도구 흐름 내의 복잡한 작업에서는 엄격하게 테스트되지 않았다. 이러한 모델들의 잠재력과 기대 효과를 조사하기 위해, 우리는 3nm 나노시트의 드레인 전류와 다양한 전하를 정확하게 예측하는 신경망 기반 트랜지스터 모델을 개발하고, 이를 표준 셀 라이브러리 특성에 적용했다. 이를 통해 우리는 광범위한 SPICE 시뮬레이션 범위 내에서 정확도와 속도 향상을 평가할 수 있었으며, 산업 표준 구현 대비 우리 모델들의 성능을 벤치마킹했다. 표준 셀 라이브러리 특성화에는 수천 건의 SPICE 시뮬레이션이 포함되므로, 이는 트랜지스터 모델의 품질과 일관성을 평가하는 데 훌륭한 벤치마크 역할을 한다. 모델 정확도를 추가로 평가하기 위해 우리는 다양한 복잡한 회로에 대한 아날로그 및 디지털 레벨 시뮬레이션도 수행했다. 실험 결과, 신경망 기반 모델은 기존 트랜지스터 컴팩트 모델의 유효한 대안임이 밝혀졌으며, 기존 Verilog-A 기반 산업 표준(BSIM-CMG) 트랜지스터 컴팩트 모델에 비해 훨씬 높은 속도와 수렴 시간을 바탕으로 정확한 지연 시간과 전력 추정치를 생성할 수 있었다. 우리의 신경망은 광범위한 회로에 대해 지연 시간과 총 전력 평가에서 각각 0.11% 미만과 0.76%의 오차를 달성했으며, 표준 셀 라이브러리 특성화 동안 최대 8배까지 적은 시간을 소요했다. 또한, 우리는 신경망 정확도에 대한 포괄적인 정보와 지침을 제공하며, 신경망 크기가 회로 시뮬레이션 정밀도에 미치는 영향과의 관계를 밝혔다.
기술 논문을 여기서 확인하십시오. 2026년 10월
Novkin, Rodion, and Hussam Amrouch. “초고속 SPICE 시뮬레이션 및 표준 셀 라이브러리 특성을 위한 신경망 기반 트랜지스터 모델링.” arXiv, 2026년 10월. https://doi.org/10.48550/arXiv.2610.31024. 라이선스
📄 원문 (English)
Researchers at Technical University of Munich published “NN-Based Transistor Modeling for Ultra-Fast SPICE Simulation and Standard Cell Library Characterization.”
Abstract:
“Neural network (NN)-based transistor models have proven to be a promising solution to accelerate device modeling. Although these models demonstrated remarkable speedup in circuit simulations, they were not rigorously tested in complex tasks within standard EDA tool flows for chip design, which require very high transistor model precision to provide accurate results and converge properly. To investigate their full potential and promise, we develop NN-based transistor models that accurately predict the drain current and various charges for a 3nm nanosheet, and employ the models for a standard cell library characterization. This enables us to evaluate the accuracy and speedup under a very wide range of SPICE simulations, benchmarking our models against an industry-standard implementation. Since standard cell library characterization involves thousands of SPICE simulations, it serves as a great benchmark for transistor model quality and consistency. To further evaluate model accuracy, we also perform analog- and digital-level simulations for various complex circuits. Our experiments reveal that NN-based models are a valid alternative to existing transistor compact models, capable of producing accurate delay and power estimates with a much higher speed and convergence time compared to the conventional Verilog-A-based industry-standard (BSIM-CMG) transistor compact model. Our NNs achieve sub-0.11% and 0.76% errors for delay and total power evaluation on a wide range of circuits, while taking up to 8 times less time during the standard cell library characterization. Additionally, we provide comprehensive information and guidance on NN accuracy, unveiling the relationship between NN size and its effect on circuit simulation precision.”
Find the technical paper here. October 2026
Novkin, Rodion, and Hussam Amrouch. “NN-Based Transistor Modeling for Ultra-Fast SPICE Simulation and Standard Cell Library Characterization.” arXiv, October 2026. https://doi.org/10.48550/arXiv.2610.31024. License
▶ 칩 라이브 24 홈으로 — chiplive24.com